논리회로 설계 - 디코더 인코어 보고서
페이지 정보
작성일 23-01-28 11:50
본문
Download : 논리회로 설계 - 디코더 인코어 보고.hwp
1. 개 요 ○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습 ○ TEST bench, simulation 방법 이해 2. 문 제 (1) 3*8 Decoder -Behavioral modeling
-Behavioral modeling
○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습
Download : 논리회로 설계 - 디코더 인코어 보고.hwp( 90 )
-Encoder test bench
use ieee.std_logic_unsigned.all;
2. 문 제
end behavioral;
architecture behavioral of tb_encoder is
d: in std_logic_vector (7 downto 0)
);
signal x : std_logic_vector (2 downto 0);
1. 개 요
begin
port ( x : out std_logic_vector(2 downto 0);
설명
end component;
○ TEST bench, simulation 방법 이해
논리회로 설계 - 디코더 인코어 보고서
논리회로 설계,디코더 인코어 보고서
use ieee.std_logic_1164.all;
순서
end tb_encoder;
uut:encoder_behavior
레포트 > 공학,기술계열
signal d : std_logic_vector (7 downto 0);
entity tb_encoder is
port map(x =>x, d=>d);
end process;
(1) 3*8 Decoder
begin
component encoder_behavior
tb_d : process
library ieee;
d <= 00000001; wait for 50 ns;
다.
