VHDL을 사용한 동기화 계수기(Synchronous Counter) 설계
페이지 정보
작성일 23-03-31 19:34
본문
Download : synchronous_counter.hwp
1. 課題 說明(설명)
본 설계를 위해 필요했던 각각의 코드를 상세하게 설명하고 요점 했습니다.
각각 10, 100, 1000, 10000 분주되는 동기화 계수기를 작성하였습니다.
레포트 > 공학,기술계열
4. Wave 파형
순서
간단한 회로 설계도로 회로를 알기 쉽게 나타내었으며,
VHDL을 사용한 동기화 계수기(Synchronous Counter) 설계
2. Source Code
설명
입력되는 하나의 클럭을 이용하여 4개의 분주기에서
입력되는 하나의 클럭을 이용하여 4개의 분주기에서 각각 10, 100, 1000, 10000 분주되는 동기화 계수기를 작성하였습니다.
- 테스트 벤치 코드 입니다.
Download : synchronous_counter.hwp( 41 )
디지털
3. Test Bench Code
- 결과 파형 입니다.
다.
- 본 課題에 대한 작성자의 방향과 설계 회로도에 대한 說明(설명) 이 있습니다. - 소스 코드 입니다. 간단한 회로 설계도로 회로를 알기 쉽게 나타내었으며, 본 설계를 위해 필요했던 각각의 코드를 상세하게 설명하고 정리 했습니다.
